序號
|
貨物名稱
|
招標技術要求
|
1
|
1.2 GHz to 6 GHz軟件無線電設備(帶GPS時鐘)
|
1.1 1.2 GHz to 6 GHz范圍內中心頻率可調,每個通道帶寬 120M MHz, 集成GPS時鐘
|
1.2 每個設備為2x2 MIMO,可擴展為更高通道的MIMO系統
|
1.3 使用Xilinx Kintex-7 FPGA, K7410T芯片, 可以使用NI LabVIEW FPGA 模塊編程
|
1.4 可以使用NI LabVIEW FPGA模塊優化射頻性能
|
1.5 高速低延時PCI Express x4, 連接到主機的速率達到800 MB/s
|
1.6 支持Windows 7系統
|
2
|
用于NI FlexRIO的IF收發器
|
1.1 用于NI FlexRIO的雙輸入雙輸出模擬適配器模塊
|
1.2 兩個單端輸入和輸出針對與RF上變頻器和下變頻器的連接進行了優化
|
1.3 12條雙向數字I/O線實現了用于待測設備和下變頻器控制的基于FPGA的數字協議
|
1.4 具有兩路250 MS/s 14位單端輸入。
|
1.5 輸入前端具有較寬的模擬帶寬(-3 dB);DC耦合選項具有330 MHz帶寬。 這可實現高達第四奈奎斯特區的信號欠采樣。 每個輸入具有100 MHz的實時帶寬,如果提供I/ Q信號,可使模塊具有200 MHz的總實時帶寬。
|
1.6 雙輸出以500 MS/s的速率生成16位數據。模擬帶寬(-3 dB)限制在200 MHz,以提高生成信號的光譜特性
|
3
|
單刀64擲開關
|
1.1 0.5 GHz to 4GHz范圍內,插損7dB,駐波1.5,隔離70dB;4 GHz to 8GHz范圍內,插損8dB,駐波1.8,隔離60dB;
|
1.2 工作電壓:供電:+5V/1300mA、-5V/50mA
|
1.3 控制方式:控制方式:TTL(6線)
|
1.4 接口要求:射頻連接器:SMA-50K;低頻連接器:DB15
|
4
|
單刀雙擲開關
|
1.1 0.5 GHz to 4GHz范圍內,插損2dB,駐波1.5,隔離70dB;4 GHz to 8GHz范圍內,插損3dB,駐波1.8,隔離60dB;
|
1.2 工作電壓:供電:+5V/1300mA、-5V/50mA
|
1.3 控制方式:控制方式:TTL
|
1.4 接口要求:射頻連接器:SMA-50K;低頻連接器:玻珠
|
5
|
USRP-E310嵌入式基帶開發平臺
|
1.1 使用AD9361射頻收發芯片,2x2 MIMO 收發機 ,帶寬達到56 MHz,頻率覆蓋范圍70 MHz - 6 GHz
|
1.2 12-bit ADC/DAC,速率可調,TX & RX 射頻前端濾波,支持同步輸入(PPS),處理芯片,Xilinx Zynq 7020
|
1.3 雙ARM Cortex A9 – 667 MHz;Xilinx 7 系列 FPGA
|
1.4 ARM CPUs : 1GB DDR3 RAM;FPGA :512 MB DDR3 RAM
帶寬;10/100/1000 M以太網;集成GPS收發機;支持Host USB
|
6
|
NetFPGA-SUME開發板
|
1.1 4個SFP+接口(4 RocketIO GTH高速串行收發器),支持10Gbps;PCI-E Gen3 x8 (每個通道8Gbps);QTH 連接器 (8 RocketIO GTH 高速串行收發器);2個 SATA-III 接口;
|
1.2 1個FMC HPC 連接器 (10 RocketIO GTH高速串行收發器);3個 36bit位寬,72Mbits QDR II SRAM (CY7C25652KV18-500BZC);2個 4GB DDR3 SODIMM (MT8KTF51264Hz-1G9E1);Micro USB 接,用于JTAG 編程和調試 (還支持UART通信);
|
1.3 2個 512Mbits Micron Strata Flash (PC28F512G18A);Xilinx CPLD XC2C512 可以用于FPGA配置;若干用戶LED和按鈕
|
7
|
MEGA BEE MIMO 8x8 天線 軟件無線電平臺
|
1.1 兼容5G 射頻帶寬;兼容3GPP 1-8工作頻率;一臺設備支持8x8 天線天線MIMO;
|
1.2 支持Clock 同步 (本地或者網絡);工作頻率70MHz - 6 GHz;
|
1.3 8x SFP+ 10G 以太網口;2x QSFP;2x HDMI 輸入、輸出;2x USB v 2.0 (Host);2x RJ-45 (1G以太網口)
|