FPGA可編程邏輯控制器招標公告

北京大學深圳研究生院FPGA可編程邏輯控制器采購項目
擬進行單一來源談判采購的公示
深圳市東方招標有限公司受深圳市政府采購中心委托，就 北京大學深圳研究生院FPGA可編程邏輯控制器采購項目 進行國內公開招標，我單位于2009年9月9日在相關媒體發布該項目招標公告，至2009年10月12日報名截止，共有1家供應商（中科器進出口深圳有限公司）購買了招標文件?，F根據主管部門批示，對本項目具體內容及采購方式進行公示，若有異議，請各供應商在2009年12月3日17：00前，將書面意見原件遞交至我司。
一、 項目名稱：北京大學深圳研究生院FPGA可編程邏輯控制器采購
二、 招標編號：OTC0906109
三、 招標內容：貨物名稱： FPGA可編程邏輯控制器 數 量： 壹批
四、 公示時間：2009-11-18起至2009-12-03
五、 采購組織形式：委托采購
六、 擬采用的采購方式：與 中科器進出口深圳有限公司 采用 單一來源談判 采購
七、 申請理由：2009年9月9日發布本項目招標公告，截止2009年10月12日，僅 中科器進出口深圳有限公司 一家單位購買招標文件。
八、 項目需求：
(一) 資格標準：
1、 授權：投標人若不是制造商，則必須是制造商授權的代理商，投標須提供所投產品的有效代理授權書（復印件加蓋公章，原件備查）。
2、 投標人必須是在中華人民共和國境內注冊并合法運作的獨立法人機構，須提供工商行政管理部門頒發的《營業執照》副本復印件（加蓋公章，原件備查）；
3、 投標人必須具有深圳市政府采購注冊供應商資格，須提供深圳市政府采購供應商注冊卡復印件（加蓋公章，原件備查），否則投標將不被接受；
4、 標人在政府采購項目中，近三年內無因經營中違法違規的記錄，無騙取中標、嚴重違約及重大安全及質量問題之一。

(二) 供貨范圍：
序號 貨物名稱 單位 數量 主要配置
1 FPGA芯片A 只 8 帶數字信號處理功能的可編程邏輯控制器及配套存儲芯片。
2 FPGA芯片B 只 16 高速接口以及邏輯FPGA及配套儲芯片。
3 FPGA芯片C 只 70 數字算法處理FPGA及配套存儲芯片。
4 FPGA芯片D 只 4 高速接口以及邏輯FPGA及配套存儲芯片。
5 FPGA開發板E 塊 16 支持網絡路由交換功能的可編程邏輯控制器開發板。
6 FPGA開發板F 塊 10 支持OpenSPARC的FPGA開發板。
7 FPGA開發板G 塊 4 帶有模數，數模轉換功能DSP開發板。
8 FPGA開發板H 塊 2 帶有模數及HSMC高速接口的DSP開發板。

(三) 技術要求
1、 FPGA芯片A
1.1 65nm FPGA 系列，采用 1.0v、三柵極氧化層工藝技術制造而成。
1.2 其DSP具有25 x 18 位二進制補碼乘法器可產生 48 位全精度結果。
1.3 增強型第二級，實現了用于收斂舍入的模式監測器、飽和運算的下溢/上溢檢測和自動復位計數器/累加器，并且支持 SIMD 操作；還能夠利用可選的寄存累加反饋實現靈活的 3 輸入、48 位加法器/減法器 。
1.4 550 Mhz，DSP48E Slice。封裝引腳不小于1136。

2、 FPGA芯片B
2.1 65nm FPGA 系列，采用 1.0v、三柵極氧化層工藝技術制造而成。
2.2 其DSP具有25 x 18 位二進制補碼乘法器可產生 48 位全精度結果。
2.3 RocketIO ® GTX 收發器,150 Mbps - 6.5 Gbps 高性能串行連接功能性能。
2.4 高帶寬、低延遲接口,每個 PowerPC 440 處理器模塊 1100 DMIPS 的性能 。

3、 FPGA芯片C
3.1 119088個LE，多達3.8Mbit的嵌入式memory，每個memory塊的大小為9Kbit，多達288個18bit*18bit的硬件乘法器。
3.2 內部有4個pll，每個pll有5個輸出，并且兩個內部的pll是可以級連的。同時pll的頻率和相位是可以動態調整的。
3.3 支持高速差分接口，如LVDS，RSDS，mini-LVDS,PPDS 等的發送和接收，如果外部加PHY，也支持PCI－E和rapid-IO等高速串行接口。
3.4 F484封裝的面積為23×23mm，厚度為 2.6mm，管腳間距為 1.0mm。

4、 FPGA芯片D
4.1 40nm工藝。
4.2 有216000個LE，高達11.1Mbit的片上ram資源，分別有M9K、M144K、MLAB幾種塊來構成。
4.3 有1288個18×18的硬件乘法器，其中每4個18×18的乘法器構成一個DSP模塊，可以完成乘法，乘累加，乘加等DSP運算。速度可以跑到550MHZ。
4.4 帶有24個8.25Gbps和12個6.5Gbps的收發器。

5、 FPGA開發板E
5.1 提供開放原代碼HDL及C語言的路由器參考設計。
5.2 支持四個千兆以太網接口，標準 PCI 主機接口，千兆串行I/O, 4.5MB SRAM, 64MB DDR2 DRAM。
5.3 Virtex-2 為主芯片構成的開發模板。

6、 FPGA開發板F
6.1 支持SUN服務器OpenSPARC T1開源代碼。
6.2 支持高速RocketIO連接。
6.3 DVI 輸入/輸出、SD/HD/SDI 輸入/輸出、ASI 輸入/輸出、AES3和 S/PDIF 音頻接口、DDR2 DIMM、2Mbyte SRAM、HSMC 擴展連接器、10/100/1000 以太網 PHY、1394 MAC/PHY、USB MAC/PHY、視頻和圖像處理包評估IP 內核、SDI 參考設計。
6.4 可在Virtex-5處理器平臺上驗證及研究。

7、 FPGA開發板G
7.1 該套件面向通用 DSP 和無線設計工程師，可用于預處理、DSP 和 FPGA 協處理器以及后處理。
7.2 它具有全面的高速模數和數模轉換功能 (16 位、200Ms/s)。
7.3 支持與 DM642 和 DaVinci的接口。

8、 FPGA開發板H
8.1 帶有 16位模數、數模轉換器的 HSMC,工作速率高達 200 MS/s。
8.2 HSMC 還提供和DSP處理器DM 642 和 DaVinci的接口，既可以用作單獨器件，也可以是輔助器件。

招標機構： 深圳市東方招標有限公司
聯 系 人***
聯系電話***
傳　　真：***
電子郵箱***
地 址：***
郵 編： 518034